HDL.Works.HDL.Design.Entry.EASE.v7.1.R7-NULL

EASE可提供对VHDL、Verilog、FPGA和ASIC的混合语言等电路设计输入最佳环境，当完成设计后，允许使用者自行选择自己喜欢，由EASE提供独立的合成与模拟工具。在市场上，EASE提供最直觉的设计输入环境，而且不管是对初学者或进阶者，提供HDL设计所需的特性，可选择文字方式或图形方式进行设计，EASE会自动依你选择的编程语言将图形转换成对应的HDL语言。
VHDL(VHSIC Hardware description language-高速集成电路描述语言；VHSIC- Very High Speed Integrated Circuit：高速集成电路)
http://www.hdlworks.com/products/ease/index.html
图片 : http://www.hdlworks.com/images/ease/mainwindow.jpg
图片：http://www.hdlworks.com/images/ease/mainwindow.jpg

Posted by testaho in at 2008-5-24 20:10:01